Logic Synthesis and Verification Algorithms - Gary D. Hachtel - Böcker - Springer-Verlag New York Inc. - 9781475770360 - 18 mars 2013
Om omslag och titel inte matchar är det titeln som gäller

Gary D. Hachtel
Logic Synthesis and Verification Algorithms Softcover reprint of the original 1st ed. 1996 edition

Pris
SEK 919

Beställningsvara

Förväntad leverans 21 - 29 okt
Få avisering om nya utgåvor med Gary D. Hachtel

Våra kunder säger:

14 dagars returrätt
Toppbetyg på Trustpilot
Lägg till din iMusic-önskelista
eller

Inte betygsatt ännu

Logic Synthesis and Verification Algorithms is a textbook designed for courses on VLSI Logic Synthesis and Verification, Design Automation, CAD and advanced level discrete mathematics. Logic Synthesis and Verification Algorithms is about the theoretical underpinnings of VLSI (Very Large Scale Integrated Circuits).

596 pages, biography

Media Böcker     Pocketbok   (Bok med mjukt omslag och limmad rygg)
Releasedatum 18 mars 2013
ISBN13 9781475770360
Utgivare Springer-Verlag New York Inc.
Antal sidor 564
Mått 178 × 254 × 31 mm   ·   1,03 kg
Språk Engelska  

Mer från samma **utgivare**

Se alt med Gary D. Hachtel