Tipsa dina vänner om produkten:
SystemVerilog for Hardware Description: RTL Design and Verification Vaibbhav Taraate 2020 edition
Pris
SEK 839
Beställningsvara
Förväntad leverans 30 dec - 7 jan 2026
Julklappar kan bytas fram till 31:e januari
Lägg till din iMusic-önskelista
eller
Finns även som:
SystemVerilog for Hardware Description: RTL Design and Verification
Vaibbhav Taraate
This book introduces the reader to FPGA based design for RTL synthesis. The book builds the story from basic fundamentals of FPGA based designs to advance RTL design and verification concepts using SystemVerilog.
252 pages, 95 Illustrations, color; 9 Illustrations, black and white; XXI, 252 p. 104 illus., 95 ill
| Media | Böcker Pocketbok (Bok med mjukt omslag och limmad rygg) |
| Releasedatum | 11 juni 2021 |
| ISBN13 | 9789811544071 |
| Utgivare | Springer Verlag, Singapore |
| Antal sidor | 252 |
| Mått | 233 × 156 × 18 mm · 432 g |
Fler produkter med Vaibbhav Taraate
Visa allaSe alt med Vaibbhav Taraate ( t.ex. Pocketbok och Inbunden Bok )