Formal Semantics and Proof Techniques for Optimizing VHDL Models - Kothanda Umamageswaran - Böcker - Springer-Verlag New York Inc. - 9781461373315 - 26 oktober 2012
Om omslag och titel inte matchar är det titeln som gäller

Kothanda Umamageswaran
Formal Semantics and Proof Techniques for Optimizing VHDL Models Softcover reprint of the original 1st ed. 1999 edition

Pris
SEK 1.059

Beställningsvara

Förväntad leverans 7 - 15 jan 2026
Julklappar kan bytas fram till 31:e januari

Våra kunder säger:

14 dagars returrätt
Toppbetyg på Trustpilot
Lägg till din iMusic-önskelista
eller

Finns även som:

a

158 pages, biography

Media Böcker     Pocketbok   (Bok med mjukt omslag och limmad rygg)
Releasedatum 26 oktober 2012
Ursprungligen utgiven 1998
ISBN13 9781461373315
Utgivare Springer-Verlag New York Inc.
Antal sidor 158
Mått 155 × 235 × 9 mm   ·   267 g
Språk Engelska  

Se alt med Kothanda Umamageswaran ( t.ex. Inbunden Bok och Pocketbok )